廣告

分析|ASML攜手台積電3巨頭研發12吋High NA光罩 專家揭背後「2大關鍵」

英特爾晶圓代工與ASML持續推進High-NA EUV量產應用,累計已應用於超過100萬片晶圓。英特爾提供 zoomin
英特爾晶圓代工與ASML持續推進High-NA EUV量產應用,累計已應用於超過100萬片晶圓。英特爾提供
分享 分享 連結 訂閱 APP

【記者蕭文康/台北報導】ASML(艾司摩爾)8日同時與台積電(2330)、三星及英特爾揭露12吋High NA微影系統導入先進製程量進度,並共同推動轉移升級至12吋光罩,將高數值孔徑極紫外光(High NA EUV)微影技術的價值發揮到極致,包括與台積電合作目標於2031年之前建立12吋光罩試產線,預計於2033年之前實現量產。專家對此分析,AI時代晶片如輝達GPU尺寸持續增大、設計更複雜,進一步凸顯這個限制,因此,業界推動更大尺寸的12吋光罩除了產業協作分攤成本外,也能一次曝光更大面積的晶片圖案,消除拼接需求。

本文大綱

High NA曝光機一台要價4.5億美元、台積電2030前暫不採用

微驅科技總經理吳金榮表示,EUV極紫外光的曝光機目前用的最多的極紫外光曝光機是低數值孔徑,一台價位大約在1.5億到2.5億美元之間,而低數值孔徑解析度已經不錯,主要用到7奈米、5奈米,到3奈米、2奈米,製程愈往下就發現這個它的解析度可能還有所不不足。所以ASML就開發一個叫做High NA(高數值孔徑)EUV,厲害點就是解析度大幅提高了。

不過,一台高數值孔徑機台大概要4.5億美元,貴一倍以上,這也是台積電精打細算認為,2奈米用不到,甚至14A製程也可以不用,主要就是因為這個機台太貴了。但是,吳金榮說,可是現在AI的晶片越來越複雜,製程愈先進,線寬就愈細,預期在2030年就會要用到High NA EUV機台。

英特爾率先採用High NA、目前四方同意合作開發12吋光罩

雖然台積電、三星都有買,主要用做實驗用,唯一有在用的是英特爾有買並在生產線上用。現在的問題是高數值孔徑的光罩尺寸是6吋的,如果要放大到12吋,光是ASML一家還不行做到,要有台積電這種大咖實際上真的在生產線用應加速研發成功,未來做成12吋的光罩基本上生產效率提高,尤其是尺寸比較大的AI的晶片採用12吋的光罩提高生產效率和降低成本。

ASML近日與台積電、三星、英特爾宣布合作開發高數值孔徑EUV的12吋光罩,事實上主要是為了解決 High NA EUV 技術在生產效率與大型晶片設計上的物理與經濟瓶頸。

業界人士進一步分析,High NA EUV數值孔徑從現行的0.33提升至0.55是 ASML下一代微影技術,能提供更高解析度,適合更2奈以下先進製程節點與複雜電晶體架構,尤其是AI相關晶片。英特爾已率先在18A製程(導入量產,三星計畫2028年用於DRAM量產,台積電目標2030年導入先進邏輯節點。

🔗 延伸閱讀《ASML與台積電宣布升級至12寸High NA EUV光罩合作 2033年支援量產》

🔗 延伸閱讀《ASML揭High NA EUV加速邁向高量產 已有10台投入運作》

🔗 延伸閱讀《ASML大方發2萬歐元股票!信件內容曝光 台灣員工首次獲此獎勵》

現行6吋光罩無法一次曝光完整的大尺寸晶片

然而,High NA EUV系統的曝光場(exposure field)面積縮小,約為現行EUV的一半左右,導致現行標準6吋光罩無法一次曝光完整的大尺寸晶片,例如大型AI GPU,必須使用拼接(stitching)技術,將兩張或多張6吋光罩的圖案拼接起來,這會增加製程複雜度、對準難度、缺陷風險與成本。

半導體先進製程科技論壇。圖中為ASML高數值孔徑極紫外光微影設備(High NA EUV)產品管理副總裁 Greet Storms。 zoomin
半導體先進製程科技論壇。圖中為ASML高數值孔徑極紫外光微影設備(High NA EUV)產品管理副總裁 Greet Storms。

12吋光罩曝光更大面積的晶片圖案減少拼接

供應鏈人士解釋,隨著AI時代晶片如輝達GPU尺寸持續增大,設計更複雜,未來恐進一步凸顯這個限制。因此,業界推動從6吋光罩升級到更大尺寸的12吋光罩(6×12吋格式),以恢復完整曝光場。這樣做的目的是恢復並擴大曝光能力,讓High NA EUV一次曝光更大面積的晶片圖案,減少拼接需求。

 

ASML 高數值孔徑極紫外光微影設備(High NA EUV)。ASML提供 zoomin
ASML 高數值孔徑極紫外光微影設備(High NA EUV)。ASML提供

產業協作以分攤風險與成本

此外,由ASML與台積電、三星及英特爾產業協作以分攤風險與成本,也有助於形成標準、擴大經濟規模、提高供應鏈投入意願。

ASML說明,若成功導入後High NA EUV系統的產能可提升約40%、降低製造成本、減少拼接步驟、提高曝光效率與良率,使先進製程更具成本效益,同時可增加設計彈性並支援更大尺寸、更複雜的晶片,讓設計人員不必過度遷就曝光場限制。

2026asiangames

⭐️ 即刻下載!無廣告《知新聞》App

# 台積電 # ASML # 三星 # 英特爾 # High NA # 高數值孔徑
中秋節 烤海鮮