採用High NA EUV企業及相關主要供應商均表達參與意願展現產業對此的廣泛支持
ASML與台積電發起合作，共同引領半導體產業轉移升級至更大尺寸的極紫外光（EUV）微影光罩，High NA EUV將自現行的6吋光罩，轉移至更大的12吋光罩，預期將進一步提升晶圓廠的生產力、降低晶片製造成本，並消除需要兩張6吋光罩在High NA EUV曝光時進行拼接的限制，使整個半導體產業受惠。
此轉移能讓先進晶片製造服務提供者充分利用High NA EUV的優勢，更提升未來世代先進晶片的成本效益。
由6吋光罩而後導入12吋光罩
ASML總裁暨執行長Christophe Fouquet表示，「我們預期，隨著元件微縮藍圖的推進，High NA EUV的採用將逐步提升。初期透過沿用現行的6吋光罩，而後導入12吋光罩以進一步提升設備生產力，讓產業能夠滿足市場對更小、更快、更節能晶片的需求。我們很高興這項合作在初期便獲得半導體製造廠商、光罩廠商、以及合作夥伴的大力支持。」
台積電董事長暨總裁魏哲家指出，「台積公司深信，唯有產業攜手解決複雜問題，才能開創單一企業無法獨力實現的無限可能。藉由匯聚產業價值鏈的專業能力，我們期許透過持續創新來降低門檻，讓先進解決方案得以大規模普及，進而持續傳遞尖端技術的價值。」
🔗 延伸閱讀《ASML揭High NA EUV加速邁向高量產 已有10台投入運作》
🔗 延伸閱讀《ASML大方發2萬歐元股票！信件內容曝光 台灣員工首次獲此獎勵》
🔗 延伸閱讀《ASML最新EUV設備價格太貴了 台積電將暫緩採用》
台積電2030年導入High NA技術、2033年12吋High NA導入量產
台積電有意自2030年起在先進製程量產中導入ASML的High NA技術。隨著製程技術持續推進，特別是在AI應用帶動電晶體架構日益複雜的趨勢下，台積電預期需要使用High NA EUV 曝光的光罩層數將隨之增加。
ASML與台積電7日於加州蒙特雷舉辦的BACUS國際光學工程學會(SPIE)先進微影技術研討會前宣布發起產業合作，以共同推動轉移升級至12吋光罩，並計劃於2031年之前建立12吋光罩試產線，為2033年12吋High NA微影系統導入先進製程量產奠定基礎。
眾多關鍵生態系統夥伴與供應商均出席此活動並表達對該轉移的參與意願，突顯出產業對此的廣泛支持。
英特爾率先採用並已量產
英特爾晶圓代工與ASML強調在將High NA EUV技術導入量產及推動未來採用相關技術上的持續進展。具體來說，ASML High NA目前已在英特爾晶圓代工高產量製造中使用，至今已處理超過100萬片晶圓，涵蓋了早期設備認證與測試、研發活動，以及在部分英特爾® Core™ Ultra系列第3代處理器（代號「Panther Lake」）部分製程層的量產。疊層精度、產能及可用率均符合英特爾晶圓代工的期望。
在英特爾18A製程中，利用High NA技術製造的部分層次產品表現穩定，性能符合或優於同等階層使用NXE平台（即數值孔徑為0.33的EUV）刻寫的層次。客戶可透過業界現有的標準6英寸光罩版型運用High NA技術，無論是透過6英寸光罩的版面規劃，或利用英特爾晶圓代工的拼接技術及製程設計套件（PDK）解決方案，均能實現High NA優勢。
過去3年多來，英特爾晶圓代工積極推動大尺寸光罩格式的倡議，協同ASML、光罩製造商、自動化供應商、電子設計自動化（EDA）夥伴、材料供應商及半導體製造商，攜手促進支援未來High NA製程擴展所需的標準制定、基礎設施與技術發展。
三星計畫2028年率先用於DRAM生產
此外，三星是業界首度計劃採用High NA EUV技術進行未來DRAM製造，雙方將攜手加速開發與部署支持先進半導體製造日益增長的性能與效率需求的技術。三星將加入產業倡議，推進下一代12英寸光罩技術以應對未來製造需求。
三星計劃於2028年前，業界首度在未來DRAM大規模量產中導入ASML的High NA EUV技術，進一步展現高數值孔徑技術支持先進記憶體與邏輯應用的準備度。高數值孔徑EUV預期將延續DRAM縮減路線圖，憑藉提升的解析度實現製程簡化及效能提升。
