AI規模擴張帶來的需求
他首先指出，根據高盛（Goldman Sachs）的預估，全球AI Token使用量將快速成長，到2030年將達到120 quadrillion（12京）個Token，相較2026年增加24倍，而主要成長動能將來自Agentic AI（代理式AI）。為了支撐如此龐大的需求，高效能AI光傳輸技術至關重要。然而，目前我們面臨一項巨大的挑戰，也就是I/O瓶頸。
另外，AI運算能力每兩年約成長3倍，相較之下，I/O效能每兩年僅成長約1.4倍，兩者之間的差距正逐漸擴大。因此，如何提升I/O效能，已成為AI系統持續擴展的關鍵問題。為了突破I/O限制，我們必須從傳統的銅線（Copper）傳輸逐步轉向光學（Optical）傳輸。由於傳統銅線在高頻環境下難以支援長距離傳輸，透過光學傳輸，則能進一步延伸訊號傳輸距離，並支援AI資料中心的Scale-up與Scale-out架構設計。
從銅線走向光學I/O
他進一步分析，目前光學I/O主要有兩種整合架構，第一種是CPO（Co-Packaged Optics，共封裝光學），將光學引擎與交換器晶片整合在同一封裝中。第二種則是更進一步的光學I/O整合，將光學引擎直接整合至運算晶片的Interposer（中介層）上。從銅線轉向光學傳輸可以帶來顯著效益，相較傳統銅線，光學I/O技術可望帶來約4至10倍的能源效率提升，並將延遲降低約10至20倍。
🔗 延伸閱讀《矽光子論壇1｜台積電徐國晉看好矽光子前景 估2027年市佔率達5成 》
🔗 延伸閱讀《半導體展本周盛大登場！國際論壇明率先揭幕 一文掌握展期重點及大咖演講場次》
🔗 延伸閱讀《輝達及博通CPO交換器小量出貨 光引擎良率、先進封裝產能成擴產最大瓶頸》
台積電COUPE矽光子平台將整合CoWoS
他透露，台積電的光學互連平台之一也就是COUPE，COUPE是台積電發展矽光子與先進封裝整合的重要技術平台，透過先進封裝技術，將EIC（Electronic Integrated Circuit，電子積體電路）與PIC（Photonic Integrated Circuit，光子積體電路）進一步整合。我們也擁有自己的光學測試設計，其中包括微透鏡（Microlens）以及相關反射結構。COUPE可以支援Grating Coupler（光柵耦合器）以及Edge Coupler（邊緣耦合器）等不同光耦合方式。
其中涉及多項關鍵結構與製程參數，例如矽透鏡（Silicon Lens）、金屬反射鏡（Metal Reflector）、Edge Coupler相關結構，以及其他封裝與整合技術。進一步來看COUPE內部的關鍵元件，在發射端（Transmitter）包括1D Grating Coupler以及調變器（Modulator）；接收端（Receiver）則包括2D Grating Coupler以及PD（Photodetector，光偵測器）。此外，也包括不同類型的Edge Coupler。
為了協助客戶進行產品設計，台積電提供完整的矽光子PDK（Process Design Kit，製程設計套件）。其中包含Waveguide（光波導）、Bend（彎曲波導）、Coupler（耦合器）、Modulator（調變器）、Photodetector（光偵測器）等元件。
透過完整的元件資料庫，可以讓客戶更順利地進行矽光子晶片設計，同時大幅縮短產品上市時間（Time-to-Market）。
COUPE如何擴大頻寬？
他談到COUPE如何進一步提升頻寬，基本概念其實相當簡單：總頻寬＝單通道速度×通道數量×每通道WDM數量，因此，我們可以採取兩種主要的頻寬擴展策略。第一種是「Fast and Narrow」，也就是提高單通道傳輸速度。在這項策略下，台積電會持續提升Lane Speed，從200Gbps提高至400Gbps，未來甚至進一步突破400Gbps。同時增加Lane數量，從目前規模進一步提升至128 Lane甚至更多，使整體頻寬由3.2Tbps逐步提升至12.8Tbps，甚至更高。
第二種則是「Slower and Wider」。這項策略並不是一味追求極高的單通道速度，而是透過增加每條Lane所承載的WDM（Wavelength Division Multiplexing，波分多工）數量來擴充頻寬，可以從單一波長逐步擴展至4、8、16個波長，甚至更多，藉此持續增加整體傳輸頻寬，持續改善關鍵元件效能
未來進展、異質整合是下一步關鍵
首先，台積電持續提升調變器頻寬，透過優化Inductive Peaking（電感峰化）以及EIC Driver設計，模擬結果顯示，相關頻寬可提升約1.8倍。第二，在2025年至2026年間，持續改善Grating Coupler的Insertion Loss（插入損耗）。其中，1D Grating Coupler改善約5.3%，2D Grating Coupler則改善約11%，可以為客戶保留更多的光功率預算（Optical Power Budget）。第三，持續改善Edge Coupler效率。2025年至2026年間，相關結構效能進一步提升，同時也持續控制晶圓內（Within-Wafer）的耦合損耗變異。
為了進一步提升COUPE平台效能，異質整合（Heterogeneous Integration）也是非常重要的發展方向。我們可以把Modulator（調變器）、SOA（Semiconductor Optical Amplifier，半導體光放大器）以及Light Source（光源）直接整合到COUPE基礎平台上。同時，COUPE本身也可以扮演Optical Interposer（光學中介層）的角色。換句話說，COUPE未來不只是單純的光學I/O平台，而可能進一步成為連接運算晶片與光學元件的重要整合平台，因此還存在相當大的發展與想像空間。
陳明發最後總結三點強調，第一，隨著AI與HPC對頻寬及能源效率的要求快速提高，Optical I/O（光學I/O）已成為非常值得投入的重要技術方向。第二，台積電將持續改善COUPE平台，因應不同光學傳輸及波分多工應用需求，持續提升頻寬、能源效率以及整合能力。第三，未來COUPE也將進一步與CoWoS等台積電先進封裝技術整合，針對不同AI與HPC應用提供完整解決方案，並透過不同技術團隊之間的密切合作持續推進。
